据IT之家11月3日报道，高通宣布，第一代高带宽计算（HBC）技术已在美国圣迭戈实验室完成硬件验证，验证内容包括完整读写能力和近存计算能力。搭载这一架构的AI250加速器计划于2027年上半年出样。此次完成的是技术硬件验证，AI250出样仍是后续计划。
HBC面向AI推理场景，采用多层LPDDR内存垂直堆叠设计，通过硅通孔（TSV）实现芯片间互连，计算芯片位于内存堆叠底部。与传统HBM主要通过堆叠DRAM芯片提升带宽不同，高通这套方案将计算与内存紧密集成，希望在提升内存带宽的同时降低能耗。
按照高通此前公布的技术方案，计算单元直接放在内存堆叠下方，可将数据传输距离从传统架构中的数厘米缩短至数微米。高通希望结合LPDDR相对较低的功耗，改善AI推理中的数据搬运效率。
此次验证使用的早期样品采用两层DRAM堆叠。高通公布的测试结果显示，其每瓦带宽超过HBM4的5倍。公司此前提出的目标是每瓦带宽达到传统HBM方案的6倍，报道指出，当前样品尚未达到这一目标。正式产品预计采用四层堆叠设计。
产品带宽方面，高通公布的第一代HBC方案将为AI250加速卡提供133 TB/s的有效内存带宽，相比采用LPDDR5X内存的AI200加速卡提升18倍。这是面向AI250的方案指标，与此次两层DRAM早期样品的每瓦带宽测试结果属于不同指标。
根据高通2026年6月公布的数据中心产品路线图，AI250将搭载第一代HBC，后续AI300则计划采用第二代HBC。高通称，AI300的有效内存带宽设计目标为AI200的54倍；这一数字仍是设计目标，而非已完成产品的实测结果。