AI基建扩张面临融资与供应瓶颈，自研芯片竞争加剧
AI基础设施还能扩张多快，正受到资金和零部件供给的双重约束。据华尔街见闻10月25日报道，在10月23日于美国举行的CASPA第35届年度大会上，SemiAnalysis创始人兼CEO Dylan Patel、Bernstein董事总经理兼高级分析师Stacy Rasgon及Austin Lyons围绕这些问题展开讨论。
HBM
收录 5 篇关于“HBM”的文章，最近更新于 2026-10-26。
三星将用台积电3纳米工艺生产英伟达定制HBM基底裸片
三星为英伟达生产定制高带宽内存的制造方案将发生变化。据IT之家10月18日援引《首尔经济日报》报道，三星电子决定接受英伟达的技术要求，采用台积电3纳米工艺制造下一代定制高带宽内存NVHBM的基底裸片，调整此前的一站式全包制造模式。 这项变化针对的是HBM中的基底裸片，而非整套存储产品。报道将HBM的核心裸片称为存储芯片，将基底裸片称为系统半导体。
SK海力士发布MARS架构，HBF计划2028年初出样
据华尔街见闻10月13日报道，SK海力士在2026年OCP全球峰会上发布MARS内存加速架构与HBF高带宽闪存技术。两项技术分别从内存共享和闪存容量入手，应对AI基础设施的内存瓶颈；其中，HBF计划于2028年初推出样品。 MARS的核心变化，是把内存从传统CPU、GPU服务器中解耦，构建专用的大规模共享内存池，并将这一设计扩展至机架规模。
HBM路线图指向20层，Rubin Ultra却传可能降至8层
HBM要增加容量，不一定只靠堆高。华尔街见闻刊载的海豚君分析指出，业内一条路径是提升单颗内存性能，另一条是采用不同规格、以更多颗产品匹配不同层级的需求。前者可能面临更复杂的工艺、更高的成本和更低的良率。 在堆叠路线中，HBM3E为12层，部分HBM4/4E将做到16层，HBM5路线图指向20层。
英伟达评估玻璃基板用于下一代GPU，TGV工艺仍待突破
英伟达正在评估将玻璃基板用于下一代GPU封装的可行性，但这还不是已经量产的方案。据华尔街见闻报道，英伟达CEO黄仁勋此前曾与SK集团会长崔泰源讨论包括玻璃基板在内的下一代半导体合作。 这一技术路线针对的是封装扩展问题。报道指出，当前主流AI芯片通常通过硅中介层将GPU与HBM并排集成，但硅中介层在尺寸扩展和制造成本方面存在约束。
